19 日本国特許庁(JP)

①特許出願公開

⑫公開特許公報(A)

昭63-69350

@Int_Cl_4

證別記号

庁内整理番号

④公開 昭和63年(1988) 3月29日

H 04 L 13/00 G 06 F 13/00 307 351

Z - 7240 - 5KM - 7218 - 5B

審査請求 未請求 発明の数 1 (全11頁)

図発明の名称

シリアルデータ処理装置

②特 顋 昭61-214432

❷出 頤 昭61(1986)9月10日

⑫発 明 者 勿発 明 者

ゆかり 三沢 香 取 重

東京都港区芝5丁目33番1号 東京都港区芝5丁目33番1号

日本軍気株式会社内 日本電気株式会社内

砂出 顋 人

達 日本電気株式会社

東京都港区芝5丁目33番1号

②代 理

弁理士 内原 晋

1. 発明の名称

シリアルデータ処理装置

2 特許請求の範囲

単一のデータラインと単一のクロックラインに 接続されたシリアルデータ処理装置において、前 記データライン上に受信確認信号を出力する出力 回路と、シリアルデータの受信終了を示す第1の 信号を発生する回路と、受信したデータの処理が 終了したことを知らせる第2の信号を発生する回 路と、前配受信確認信号の出力を制御する回路と を有し、前記データライン上のシリアルデータの 受信が終了すると、前記出力回路は、前記第1の 信号あるいは、前記第2の信号に同期して前記デ ータラインに前記受信確認信号を出力することを 特徴とするシリアルデータ処理装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、単一のシリアルクロックに同期して データをシリアルに送受信するシリアルデータ処 理装置に関し、特にデータ受信の確認処理を行な う回路を含むシリアルデータ処理装置に関する。

〔従来の技術〕

1本のクロックラインと1本のデータラインを 用いてLSIチップ間で1ピットずつシリアルに データを転送するシリアルデータ処理装置を第8 図を参照して説明する。

第1のシリアルデータ処理装置400は、シフ トレジスタ401、シリアルクロック発生回路 402.データ処理部403. シリアルクロック ソースフラグ405、シリアルデータ端子406、 シリアルクロック端子407を含んでいる。シフ トレジスタ401、データ処埋部403、シリア ルクロックソースフラグ405は、内部データバ ス408により相互に接続されている。データ処 理部403は、内部データパス408を介して、 シフトレジスタ4.0.1 へ送信データを書き込む処

理、シフトレジスタ401から受信データを読み 出す処理、およびシリアルクロックソースフラグ 405のセットおよびクリア処理を行なう機能を 有する。シフトレジスタ401は、シリアルデー メライン440を駆動するためのラインドライバ 410を介してシリアルデータ端子406に接続 され、シリアルデータ端子406はシリアルデー メライン440K接続している。 シリアルデータ ライン440は、またラインバッファ409を介 してシフトレジスタ401に接続されている。シ リアルクロック発生回路402はクロックドライ パ411を介して、シリアルクロック端子407 に接続されている。 シリアルクロックソースフラ グ405はシリアルクロックの供給元を決定する フラグで、これをセットすることによって本シリ アルデータ処理装置がシリアルクロックの供給元 (すなわちマスターモード) となる。 この時は ク ロックドライバ411を制御して、シリアルクロ ック発生回路 402の出力を選択し、同時にシリ アルクロック端子407からシリアルクロック発

生回路 4 0 2 で得られるシリアルクロックを出力する。一方、シリアルクロックソースフラグ405をクリアすると、本シリアルデータ処理装置がシリアルクロックの供給を受けて送受信処理を行なうスレーブモードなり、シリアルクロック端子407を介して外部からシリアルクロックを入力することになる。シリアルクロックソースフラグ405の状態によって選択されたシリアルクロックは、シフトレジスタ401のシフトクロックとしても使用される。

第2のシリアルデータ処理装置 420は、第1 のシリアルデータ処理装置 400と同一の構成で、 内部バス428で相互接続されたシフトレジスタ 421.シリアルクロック発生回路 422.デー タ処理部 423.シリアルクロックソースフラグ 425を含み、シリアルデータ増子 426 および シリアルクロック端子 427を外部端子として有 する。データ処理部 423はシフトレジスタ 421から受信データを読み出す処理、及びシリ

アルクロックソースフラグ425のセットおよび
クリア処理を行なう。シフトレジスを421は、
シリアルデータライン440を駆動するためのラインドライバ430を介して、シリアルデータ端
子426に接続され、シリアルデータ端子426
はシリアルデータライン440に接続されている。
シリアルクロック発生回路422はクロックドライバ431を介してシリアルクロック端子427
に接続されている。本シリアルデータ処理装置
420マスターとなる時はフラグ425がセット
され、スレーブとなる時はリセット(クリア)される。

第1のシリアルデータ処理装置 400のシリアルデータ端子 406とシリアルクロック端子 407は、単一のシリアルデータライン 440と単一のシリアルクロックライン 427を介して第2のシリアルデータ端子 426 およびシリアルクロック端子 427 にそれぞれ接続されている。

次に第9図を参照して第1のシリアルデータ処

理装度 4 0 0 か 5 第 2 の シリア ルデータ 処理装置 4 2 0 へ連続して 8 ビットの シリアルデータを 転送する 際の シリアルデータ ライン 4 4 0 上の シリアルデータと シリアルクロックライン 4 4 1 上の シリアルクロック間の 同期関係を 説明する。

受信機である第2のシリアルデータ処理装置
420は、シリアルクロックライン441からシリアルクロック端子427を経由して入力されるシリアルクロックの立上りエッジ ta に同期して、シリアルデータライン440上の最初の1ビットをシリアルデータ端子426を介してシフトレジスタ421の初段にシフト入力する。引き続き、t4、ta、ta、ta、ta、ta、

をもっていない。従って、この問題を解決するためには、受信仰が受信データの処理を終了したら、ソフトウエア処理により受信確認信号を送信側へ出力しなければならない。しかし、この方法では、受信側は1パイトの受信毎にソフトウエア処理により受信確認信号を作成しなければならないので、CPUの処理効率が著しく低下するという大きな欠点がある。

〔問題点を解決するための手段〕

本発明のシリアルデータ処理装置は、データラインに受信確認信号を出力する出力回路と、シリアルデータの受信を終了したことを出力回路に知らせる第1の信号を発生する回路と、受信したデータの処理が終了したことを知らせる第2の信号を発生する回路と、受信確認信号の出力を制する受信確認信号出力選択フラグとを有し、受信確認信号選択フラグの状態により第1の信号あるいは第2の信号に同期して受信確認信号を出力するとを特徴とする。

(寒施例)

イミングに同期して、シリアルデータライン 440を介してシリアルに転送された後続するビットを 順次シフトレジスタ421にシフト入力する。:16のタイミングで8ビットのデータの受信が終わる と、シフトレジスタ421内に入力された8ビットデータをデータ処理部423が内部データ、エ 428を介して脱み出し、データ処理を行う。部 1のシリアルデータ処理装置は第2のシリアルデータ処理装置にかけるシリアルデータ受信に知けるシリアルデータ受信に加けるシリアルデータ受信に加速を保留し、その後再び次の送信処理を開始する。

[発明が解決しようとする問題点]

上述した第2のシリアルデータ処理装置は、8. ビット(ととでは1パイト)のシリアルデータを 受信した後、受信確認信号を第1のシリアルデー タ処理装置に送ることをやっていない。そのため、 複数パイトの連続したシリアルデータ転送途中に 受信側で何らかの異常事態が発生し受信を中止し たい場合でも、送信側へ受信拒否を通知する手段

次に本発明の実施例を図面を参照して説明する。 第1図は本発明の第1の実施例を用いたシリア ル通信システムの構成図である。第1のシリアル データ処理装置100は、シフトレジスタ101. シリアルクロック発生回路102、データ処理部 103. シリアルクロックソースフラグ105. シリアルデータ端子106。 シリアルクロック端 子107.内部データパス108.ラインパッフ ァ109、ラインドライバ110、シリアルクロ ック制御回路113. 受信確認信号(以下ACK という)検出回路104、ACK出力回路114、 クロックドライバ111. ACK検出フラグ115. ACK出力選択フラグ116.およびACK出力 ドライバ112を含む。このうち、シフトレジス グ101、シリアルクロック発生回路102、デ ータ処理部103、シリアルクロックソースフラ *グ105。シリアルデータ端子106、シリアル クロック端子107。内部データパス108。ラ ・インパッファ109の各根能は第8図で示したも のと同じであるためととでの詳細な説明は省略し、 その他の構成要素の機能を以下説明する。

シリアルクロック制御回路113は、ACKサンプリング信号117を出力する。とのACKサンプリング信号117は所定長のデータを受信した後アクティブになり、ACK検出回路104に対して、受信確認信号のサンブリング期間を指定するために用いられる。ACK出力回路114は、ACK出力選択フラグ116を含む。

期1のシリアルデータ処理装置100が受信データを受信するだけで良く、受信後にエラーチェックやデータ処理等の必要がない場合は、ソフトウエアにより、ACK出力選択フラグ116に 103でのエラーチェックやデータ処理等の必出 103でのエラーチェックやデータ処理等の必出 がある場合は、ソフトウエアにより、ACK出 力 選択フラグ116に 11を書き込む。ACK出 力 四 四 四 114は ACK 出力 選択フラグ 116 に から出 力 でのときは、シリアルクロック 制 御回路 113 から出 力 される受信信号 122を出力し、ACK出力

シリアルクロック端子137.内部データバス
138.ラインベッファ139.ラインドライバ
140.シリアルクロック制 四回路143.AC
K検出回路134.ACK出力回路144.クロックドライバ141.ACK検出フラグ145.
ACK出力選択フラグ146.シよびACK出力ドライバ142を含み、構成及び機能は、第1のシリアルデータ処理装置100と同一であるので
ここでの詳細な説明は省略する。

次に第5図を参照して、ACK出力選択フラグ
1 46が * 1 * でデータ受信後にエラーチェック
ヤデータ処理等の必要がない場合において、第1
のシリアルデータ処理装置100から第2のシリ
アルデータ処理装置130へ連続して8ビットの
データを伝送する誤のシリアルデータライン160
上のシリアルデータとシリアルクロックライン
161上のシリアルクロック間の同期関係を説明
する。

本実施例では、第1のシリアルデータ処理装置 100上のシリアルクロックソースフラグ105 選択フラグ116が 0 0 のときは、データ処理 部103から出力するACKライト信号119の 制御により、データ処理終了信号121が 1 0 になったときに受信確認信号122を出力する。

ACK検出回路104は、ACK検出フラグ115はACKサンブリング信号117の制御でシリアルデータライン160上に後述する受信確認信号が出力されたことを確認するとセットされる。データ処理部103は、ACK検出フラグ115の内容を、内部データバス108を介して読み出すことができ、シリアル送信の開始に同期してACK検出フラグ115をクリアする。ラインドライバ110は、シリアルデータライン160を駆動するためのドライバで、ACK検出回路104によって制御される。

第2のシリアルデータ処理装置130は、シフトレジスタ131、シリアルクロック発生回路 132、データ処理部133、シリアルクロック ソースフラグ135、シリアルデータ端子136、

はセットされ、第1のシリアルデータ処理装置
100がシリアルクロックの供給元(マスター)
となるよう設定されており、一方第2のシリアル
データ処理装置130上のシリアルクロックソー
スフラグ135はクリアされ、シリアルクロック
端子137からシリアルクロックを入力して送受
信を行うスレーブとなるように設定されているも
のとする。

シリアルクロックライン161は非転送時には、ハイレベルを保つ。データ処理部103が内部データパス108を経由してtioののタイミングで送信データをシフトレジスタ101に転送すると、ACK検出フラグ115が同じくtioeのタイミングでクリアされる。シリアルクロック発生回路102は、tiolのタイミングでシリアルクロックの発生を開始し、シリアルクロック増子107を介してこのクロックをシリアルクロックライン161に送出する。

シフトレジスタ1 0 1はシリアル創御回路113 から発生されるシリアルクロックの立下りエッジ

tiot に同期して1ピット分のシフト動作を行な い、シフトレジスタ101の最終段の1ビットを ラインドライバ110を介してシリアルデータ階 子106からシリアルデーメライン160に送出 する。引き続き、シフトレジスメ101はシリア ルクロックの立下りエッジである tiez . ties . tion . tion . tiii . tiim . tiimの各タイミン グ化同期して、シフト動作を繰り返し、シフトレ ジスタ101の最終段にシフトされたピットを順 にシリアルデータ端子106から、シリアルデー。 メライン160に送出する。 tiis のタイミング で8 ピット(1 パイト)のシリアルデータの送出 が終了すると、ACK検出回路104が次の立下 りし117 のタイミングでラインドライバ110% ハイレベルにする。同じ tiit のタイミングセシ リアルクロック制御回路113は、ACKサンブ リング信号117を出力する。 シリアルクロック 発生回路102はこれと無関係にシリアルクロッ クの発生を続ける。ACK検出回路104は立上 りエッジtile のメイミングに同期して、シリア

ルデータライン160をサンブリングし、第2の シリアルデータ処型装置130から受信確認信号 として送られてくるロウレベルの信号の検出を開 始する。

第2のシリアルデータ処理装置130はシリア ルクロックライン161からシリアルクロック端 子137を介して入力されるシリアルクロックの 立上りエッジ 1102 に同期して、シリアルデータ ライン160上の最初の1ピットのデータをシリ アルデータ端子136を介してシフトレジスタ 1 3 1 化シフト入力する。引き祝き、tio4 . tio6 . tree . tree . tree . tree のタイミング に同期してシリアルデータライン160を介して 入力される各ピットのデータを順次シフトレジス メ131にシフト入力する。シフトクロックの立 - 上りエッジし114 のタイミングで、8ヒット(1 パイト)のシリアルデータの受信が終了すると、 データ処理部133はシフトレジスタ131に入 力された8ビットのデータを内部データバス138 に銃み出す。

シリアルクロック制御回路 1 4 3 は 8 ビット目のシリアルデータを受信するタイミング t 116 で受信終了信号 1 5 0 を A C K 出力回路 1 4 4 に入力する。 A C K 出力選択フラグ 1 4 6 が 1 1 であるので、受信終了信号 1 5 0 が入力されると他の信号には関係なく A C K 出力回路 1 4 4 は 送信側である第 1 のシリアルデータ処理装置 1 0 0 への受信確認信号として、次の立下りエッジ t 117 のタイミングで A C K 出力ドライバ 1 4 2 を介して、シリアルデータ端子 1 3 6 からシリアルデータライン 1 6 0 にロケレベルの信号を出力する。

第1のシリアルデータ処理装置100のACK 検出回路104は、シリアルクロック立上りエッ ジtiia のタイミングでシリアルデータライン 160をサンブリングして、第2のシリアルデー タ処理装置130から受信確認信号として送出されたロウレベルの信号を検出すると、ACK検出 フラグ115をセットする。シリアルクロック制 脚回路113は、次の立上りエッジ tiie のタイ ミングでシリアルクロックの出力を停止する。デ ータ処理部103はACK検出回路104から内部データバス108を介してACK検出フラグ115がセットされたことを確認すると、第2のシリアルデータ処理装置130がデータ受信におけるすべての処理が終了したと判断して、1パイト分のシリアルデータの送信処理を終了する。データ処理部103はその後シフトレジスタ101 に次の送信データを転送し、次のシリアルデータの送信処理を開始する。

ACK出力選択フラグ116が『1』のときの第2のシリアルデータ処理装置130から第1のシリアルデータ処理装置100へ連択して8ビットのデータを転送する際のシリアルデータライン160上のシリアルデータとシリアルクロックライン161上のシリアルクロック間の同期関係は、第1のシリアルデータ処理装置100から第2のシリアルデータ処理装置130への転送の際の同期関係と同一であるのでとこでの詳細な説明は省略する。

次に第6図を参照して、ACK出力選択フラグ

146が *0 *でデータ受信後にエラーチェック 及びデータ処理等の必要がある場合において、第 1のシリアルデータ処理装置100から第2のシ リアルデータ処理装置130へ連続して8ビット のデータを転送する際のシリアルデータライン 160上のシリアルデータとシリアルクロックラ イン161上のシリアルクロック間の同期関係を 説明する。

第1のシリアルデータ処理装置100はマスター、第2のシリアルデータ処理装置130はスレーブとする。

データ処理部103が内部データバス108を 経由してtase のタイミングで送信データをシフトレジスタ101に転送するとACK検出フラグ 115が同じtase のタイミングでクリアされる。 シリアルクロック発生回路102はtast のタイ ミングでシリアルクロックの発生を開始し、シリアルクロック第4107からシリアルクロックライン161にクロックが送出される。シフトレジスタ101はシリアル制御回路113から発生さ

ッジ t sie . tsee ……の各タイミングに同期して、 ンリアルデータライン 1 6 0 をサンブリングし、 第 2 のンリアルデータ処理装置 1 3 0 から受信確 認信号として送られてくるロウレベルの信号の検 出を行なう。

第2のシリアルデータ処理装置130は、シリアルクロックライン161からシリアルクロック 端子137を介して入力されるシリアルクロックの立上りエッジは302 に同期して、シリアルデータをシリアルデータ端子136を介してシフトレジスタ131にシフト入力する。引き続き、t304・t316 の各タイミングに同期して後続する各ピットのプータをを関攻シフトレジスタ131にシフト入力する。シフトクロックの立上りエッジは316 のタインクで、8ピット(1パイト)のシリアルデータの受け、アータ処理部133はシフトクロックの立たりエッジは316 のデータの受け、データ処理部133はシフトレジスタ131に入力された8ピットのデータベス138を介して記み出し、必要な

れるシリアルクロックの立下りエッジ tasi に同期して、1ビット分のシフト動作を行ない、シフトレジスタ101の数終段のビットをラインドライバ110を介してシリアルデータ端子106からシリアルデータライン160に送出する。引き続き、シフトレジスタ101はシリアルクロックの立下りエッジである tasa . t

シリアルクロックの立下りエッジ tais のタイミングで 8 ピットのシリアルデータの送出がすべて終了すると、A C K 検出回路 1 0 4 が次の立下りエッジ tair のタイミングでラインドライバ1 1 0 をハイレベルにする。同じ tair のタイミングでシリアルクロック 制御回路 1 1 3 は A C K サンブリング信号 1 1 7 を出力する。シリアルクロック発生回路 1 0 2 はシリアルクロックの発生を続けており、A C K 検出回路 1 0 4 は立上りエ

処理を行たう。

ンリアルクロック制御回路143は、8ビット目のシリアルデータを受信するタイミング tale で受信終了信号150を 1 "にし、これをACK出力回路144に入力する。このとき、ACK出力選択フラグ146が 0 "であるので受信確認信号は出力されない。

データ処理部133はとの受信データに対する
必要な処理を1400のタイミングで終了すると、
ACK出力同路146にACKライト信号149
を出力する。との信号149に同期して、データ
処理部133から出力された終了信号。17が内
部データベス138かよび信号線151を介して
ACK出力回路144に入力される。ACK出力
回路144は送信仰である第1のシリアルデータ
処理装置100への受信確認信号として、次のドラ
イバ142を介して、シリアルデータ端子136
からシリアルデータライン160にロウレベルの
信号を出力する。

第1のシリアルデータ処理装置100内のAC K 検出回路104はシリアルクロックの立上りエ ッジ t 402 のタイミングでシリアルデータライン. 160がロウレベルになり、第2のシリアルデー タ処理装置130が受信確認信号を出力したこと を確認すると、ACK検出フラグ115をセット する。シリアルクロック制御回路113は、次の 立上りエッジ 1 404 のタイミングでシリアルクロ ックの出力を停止する。データ処理部103はA CK検出フラグ115がセットされたことを確認 すると、第2のシリアルデータ処理装置130が データ受信におけるすべての処理が終了したと判 断し、1パイト分のシリアルデータの送信処理を 終了する。との後、データ処理部103はシフト レジスタ101に次の送信データを設定すること により、次のシリアルデータの送信を再開すると とができる。

第1のシリアルデータ処理装置100は受信確 認信号が返送されるまでの時間を自分で管理する ことにより、受信確認信号がACKサンブリング

トレジスタ101.シリアルクロック発生回路
102.データ処理部103.シリアルクロック
ソースフラグ105.シリアルデータ端子106.シリアルクロック端子107.内部データバス
108.ラインパッファ109.ラインドライバ
110.シリアルクロック制御回路113.ACK
検出回路104.ACK出力回路114.クロックドライバ111.およびACK出力下ライバ
112を含む。このうち、ACK出力回路114
以外の機能は第1の実施例で示したものと同じであるため、ことでの詳細な説明は省略する。

ACK出力回路114は、ACK出力選択フラグ116かよびシリアルクロックカウンタ125 を含む。シリアルクロックカウンタ125 について第3図を用いて説明する。シリアルクロックカウンタ125は、放算器127とカウントレジスタ126 には、データ処理部103から内部データバス108を経由して、入力される受信確認信号を出力するためのタイミング情報nが制御信号128に同期し

信号117をセットしてからT1の期間を過ぎても第2のシリアルデータ処理装置130から出力されない場合は、第2のシリアルデータ処理装置130で異常事題が発生したとして、第1のシリアルデータ処理装置100からのシリアルデータの送信を中止することができる。

ACK出力選択フラグ116が 0 のときの 第2のシリアルデータ処理装置130から第1の シリアルデータ処理装置100へ連続して8ビットデータを転送する際のシリアルデータライン 160上のシリアルデータとシリアルクロックライン161上のシリアルクロック間の同期関係は、 第1のシリアルデータ処理装置100から、第2 のシリアルデータ処理装置130への転送の際の 同期関係と同一であるので、ここでの詳細を説明 は省略する。

〔 実施例2 〕

本発明の第2の実施例について第2図を用いて 説明する。

第1のシリアルデータ処理装置100は、シフ

て格納される。波算器 1 2 7は、シリアルクロックの発生が開始されると、カウントレジスタ126 に格納されているカウント数 nをシリアルクロックの立下りエッジに同期して『1 " ずつデクリメントする。ボローが発生すると、A C K 出力回路 1 1 4 内のA C K 発生回路に『1 " を出力し、A C K 出力ドライベ1 1 2 を介してシリアルデータ 端子 1 0 6 からシリアルデータライン 1 6 0 上に受信確認信号としてのロウレベルの信号を出力する。A C K 出力選択フラグ 1 1 6 は第 1 の実施例と同様にソフトウェア処理によりあらかじめ"0"又は『1"に設定される。

第2のシリアルデータ処理装置130の構成及び機能は、第1のシリアルデータ処理装置100 と同一であるのでととでの辞細な説明は省略する。

次に第3図をお照して、第1のシリアルデータ 処理装置100から第2のシリアルデータ処理装置130へ連続して8ビット(1パイト)のデータを転送する際の動作を説明する。ソフトウエア 処理により、ACK出力選択フラグに⁸0 **を設



定した場合は第1の実施例と同一の処理を行なう ため詳細な説明は省略する。

ソフトウエア処理により、ACK出力選択フラグ146に『1』を設定した場合は、カウントレジスタ156内の設定値に応じて、受信確認信号を出力するタイミングを、8発目、9発目、10発目……と任意に選択することができる。例えば、受信データの処理が tee のタイミングまでに終了する場合には、10発目に受信確認信号が出せるようにカウントレジスタ156にはあらかじめ"9"を設定しておけばよい。

第1のシリアルデータ処理装置100は第1の 実施例と同様にシリアルクロックの立下りエッジ trei、trea、tres、tres、tres、tree、trii、 trii、tris の各タイミングに同期してシリアル データライン160上にデータを送出する。

第2のシリアルデータ処理装置130は、シリアルクロックライン161からシリアルクロック 端子137を介して入力されるシリアルクロックの立上りエッジ trea . tree . tree .

理装置は、受信確認信号の出力タイミングを任意 に設定できるため、受信データの処理ための時間 を適宜変更できるという利点がある。さらに、デ ータ処理部133からACK出力回路144にデ ータ処理の終了を通知するために必要なソフトウ エア処理が不用となるという利点もある。

たか、放算器へはハードウエアによって予め定 められた値が設定されるようにしてもよい。

第4図は第2のシリアルデータ処理装置130 内のシリアルクロックカウンタおよびその周辺の 回路ブロック図であるが、第3図のものと全く同 一である。

〔発明の効果〕

以上説明したように、本発明に基づくシリアルデータ処理装置は、受信データの処理終了後に、ACK出力回路から送信例へ受信確認信号を返すため、送信側に受信終了を知らせることができるという効果がある。また、受信側で異常事態が発生したときは、一定時間内に送信側へ受信確認信号の送出を禁止する事により、受信拒否を知らせ

trie . triz . trie . trie の各タイミングに同 期して、シリアルデータライン160からのシリ アルデータを順次シフトレジスタ131にシフト 入力する。シリアルクロックの立上りエッジtrie のタイミングで8ピットのシリアルデータの受信 が終了すると、データ処理部133はシフトレジ スタ131内の8ピットデータを内部データバス 138に飲み出す。さらに、第1のシリアルクロ ァクtrol のタイミングで、シリアルクロックカ ウンタ155内のカウントレジスタ156の値が 被算器157に設定される。今、放算器157に "9"が設定されるとすれば、第1の立下りエッ ジェラコ のタイミングで 1 デクリメントされ "8"になる。引き続き立下りエッジのタイミン グ毎に放算器 157の値が"1" プロデクリメン トされ、しゅりのタイミングでボローが発生する。 との結果、放算器157から"1"が出力され、 何タイミング t sei に同期してACK出力回路 144から受信確認信号が出力される。


「以上の様に、第2の実施例のシリアルデータ処

ることができるという効果もある。

さらに、ACK出力選択フラグをもっているため、受信データに応じて受信確認信号の出力を 8 ピットのシリアルデータを受信したときに何期するか、データ処理部における受信データに対する必要な処理がおわったときに何させるかパイクをあるではあっためのである。なかである。なか、本発明をデータ処理のようなとは明らかである。

4. 図面の簡単な説明

第1図は本発明の第1の契施例のシステム構成 図、第2図は本発明の第2の実施例のシステム構成図、第3図。第4図は失々第2の実施例のシリアルクロックカウンタおよびその周辺のブロック図、第5図はACK出力選択フラグが「1 のと





きのタイミングチャート、第6図はACK選択フラグが 0 のときのタイミングチャート、第7図は第2の実施例におけるタイミングチャート、第8図は本発明の参考図、第9図はそのタイミングチャートである。

100.400……第1のシリアルデータ処理 装置、130.420……第2のシリアルデータ 処理装置、101.131.401.421…… シフトレジスタ、102.132.402.422 ……シリアルクロック発生回路、103.133 403.423……データ処理部、104.134 ……ACK検出回路、105.135.405. 425……シリアルクロックソースフラグ、106. 136.406.426……シリアルデータ端子、 107.137.407.427……シリアルクロック端子、108.138.408.428… …内部データバス、109.139.409. 429……ラインバッファ、110.140. 410.430……ラインドライバ、111. 1 1 2 . 1 4 2 ······ A C K 出力ドライバ、 1 1 3 . 1 4 3 ······ シリアルクロック制即回路、 1 1 4 . 1 4 4 ······ A C K 出力回路、 1 1 5 . 1 4 5 ····· A C K 検出フラグ、 1 1 6 . 1 4 6 ······ A C K 出力回路、 1 2 5 . 1 4 5 ····· A C K 検出フラグ、 1 1 7 . 1 4 7 ······ A C K サンブル 信号、 1 1 9 . 1 4 9 ······ A C K ライト 信号、 1 2 0 . 1 5 0 ····· 8 ピット受信信号、 1 2 1 . 1 5 1 ····· データ処理終了信号、 1 2 2 . 1 5 2 ···· ··· ·· 受信確認信号、 1 2 5 . 1 5 5 ······ ·· シリアルクロックカウンタ、 1 6 0 . 4 4 0 ····· ·· シリアルグロックライン、 1 6 1 . 4 4 1 ······ シリアルクロックライン、 1 2 6 . 1 5 6 ····· ·· カウントレジスタ、 1 2 7 . 1 5 7 ····· · 滅算器、 1 2 8 . 1 5 8 ····· 制御信号。


代理人 弁理士 内 原











特開昭63-69350 (10)

















SERIAL DATA PROCESSOR

SERIAL DATA PROCESSOR

Veröffentlichungsnr. (Sek.)

JP63069350

Veröffentlichungsdatum:

1988-03-29

Erfinder:

MISAWA YUKARI; others: 01

Anmelder ::

NEC CORP

Veröffentlichungsnummer:

Г. <u>JP63069350</u>

Aktenzeichen:

(EPIDOS-INPADOC-normiert)

JP19860214432 19860910

Prioritätsaktenzeichen:

(EPIDOS-INPADOC-normiert)

Klassifikationssymbol (IPC):

H04L13/00; G06F13/00

Klassifikationssymbol (EC):

Klassifikationssymbol (EC):

Korrespondierende Patentschriften

Bibliographische Daten

PURPOSE: To contrive the improvement of the processing efficiency by allowing an output circuit to output a reception acknowledge signal (ACK) to a data line when the reception of a serial data on the data line is finished.

CONSTITUTION: when a 1st serial data processor 100 has only to receive a reception data and it is not required for error check and data processing or the like after the reception, the software writes '0' to an ACK output selection flag 116. On the other hand, when it is required to apply error check and data processing or the like in a data processing section 103 after the reception, the software writes '1' to the ACK output selection flag 116. With the ACK output selection flag 116 set to '1', an ACK output circuit 114 outputs the reception acknowledge signal 122 when a reception signal 120 outputted from a serial clock control circuit 113 is at '1', and outputs the reception acknowledge signal 122 with the ACK output selection flag 116 set to '0' when a data processing end signal 121 reaches '1', by the control of the ACK write signal 119 outputted from the data processing section 103.